This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Int. Class. 1 H 01 L 21/56

Seq. No. for Official Use: X-6835-57

TITLE OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SEO 60-148864, July 5, 1985

INTERIOR . : Toured KAMATA, NEC Yamagata, Ltd.

4-12-12 Kitamachi, Tamagata-Shi

APPLICANT : NEC Yamagata, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGENT : Hitoshi UCHIEAPA, Patent Agent

NEWSER OF INVENTIONS: 1

REQUEST POR EXAMINATION : None

1. Title of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

2. Claim

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Pield of comercial utility]

This invention relates to a method of nanufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the vires, and encapsulating with resin.

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a resin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as measurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

[Example]

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is nounted and immobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, ministure leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the thip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Fig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Fig. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



3

@公開特許公報(A)

昭62-9639

MInt Cl.

规别記号

厅内整理番号

母公開 昭和62年(1987)1月17日

H 01 L 21/56

R-6835-5F

警査請求 未請求 発明の数 1 (全2頁)

半導体装置の製造方法 49発明の名称

②特 既 昭60-148864

母出 既 昭60(1985)7月5日

常郎 庭 俣 母発 明 者 山形日本電気株式会社 の出 既 人 弁理士 内 原 四代 理 人

山形市北町4丁目12番12号 山形日本電気株式会社内

山形市北町 4 丁目12番12号

1 発明の名称 半導体装置の製造方法

2 特許請求の疑問

パターンニングされた記録を有するブリント配 鎌蓋板化牛体体チェブを搭取し、放牛体体チェブ の電板と前記記載との記載を行い、何証何止決と れを切断分離することを特徴とする単導体甚重の 製造方法。

3. 発明の詳細な説明

(重要上の利用分野)

本発明は、半導体製度の製造方法に関し、特に 小型トランジスタ。ダイオード、小型ICのテァ ブ都品を信仰度率くかつ安価化提供するものでも

(従来の技術)

仅来、 との我の半選件チェブ税品は、パンテン

グされたリードフレーム化半退体ペレットを搭数。 盆盤を行ったのち、リード形状の加工を行いナッ ブ形状にするものや、セラミック飲品に半導体ペ レットを搭載・銃撃し衛鋒對止するものがある。 (発明が解佚しよりとする問題点)

女法の製法に基づくものは、私名の外では対止 徒に サード加工を行うために耐度性等の面で劣化 が見られる外、形状寸法のパラフャが大もいとい う久点があり、実装工程でのトラブルの表型とな っている。

又、秋季の外では、甘料が蒸傷である事の外に 材料高級の寸法パラッキ。剣止寸任パラッキが大 をいという欠点がおり、十はり実征工在でのトラ ブルの芸因となっている。

(問題点を解決するための手段)

本発明は、あらかじめま子供並に合致したパタ ーンニンタを施したプリント配置器 板に半導体ペ レットを搭載し、必要な肉質結果を行い、七の低 食子蓋を製造で対止し、しかる後針止例プリント 記録多項を切断分解し、個Aの中以体象子に分離 するものである。との数、女子の女気が行の配定 ヤマーキングギの工程は切断・分和のかせいずれ でもよく、女子は近ヤブロセスの最美化Kより最 もヤタヤナい工程で行えばよい。

(突落例)

次に、本発明について図面を参照して取明する。 第1回は完成した展散の側面及び断面を表わしている。第2回以は本接触の糾立に用いるブリント配影番板の側断面図、同図旧はとのブリント配翻帯板の平面部分図である。以後図面に従い様立工程を収明する。

ブリント記載蓄板1ド半導体ペレット3をソルデー2で取りつけ固定し、ポンディングワイヤー4で結議する。との様子を第3関に示す。次に、黒子面を樹脂5で割止する。割止は全面でも部分的に行ってもよい。第4回にこれを示す。最後に黒子を切断分離し完成品となる。この様子を第5回に示す。切断はスルーホールの中央部を正確に行う事により、裏面の実気用コンダクトとの連結を扱うことなく分離出来る。

第5区は密度対止状の多板を切断分離し、個々の基础として完成した様子を示している断面図である。

1 ……プリント配額本状、2 ……マウントソル ダー、3 ……半海体ペレット、4 ……ポンティン グワイヤー、5 ……対止関節。

代楚人 并理士 内 原

(発明の効を)

以上即明したほに、本質明によれば加工和度が 本く品質のよい、小型リードレステップニュリア ま子が待られる。外形は茨来のリード加工による ナップキャリアに比較し30~50多小型化する平 ができ、今後の小型化志向にも十分対応できる。 果子は小型のダイメードやトランジスタから、大 形のして1ま子はて広く適用出来、その効果は何 り知れない。

4. 四面の簡単な設勢

第1回は本発明の一実施例による半導体収載の 部分断節を示した側面図である。

第2回以少よび第2回四はそれぞれブリント配 第3章の所面シよび平面回である。

演る図はプリント定録書類に半減はペレットを 搭収し外形な子と結組した様子を表わしている製 面図である。

第4回は半導体ま子面を促送用街箱で対止した 株子を表わず断面図である。

